Warning: array_shift() expects parameter 1 to be array, boolean given in /www/dsol/www/htdocs/gui/custom.gui.class.php on line 35
 Нейросетевой вычислитель
Главная > {{text}}

Нейросетевой вычислитель

 

В последнее время для решения задач распознавания, классификации и обработки данных широкое распространение получают нейросетевые алгоритмы. Основной особенностью данных алгоритмов является высокий параллелизм вычислений, поэтому традиционные однопроцессорные вычислители не могут обеспечить требуемое быстродействие. Одним из путей решения этой проблемы является использование параллельных вычислителей на базе ПЛИС или СБИС.

Перед НПП “Цифровые решения” была поставлена задача разработать нейросетевой паралелльный вычислитель, позволяющий рассчитывать до 240 миллионов входов нейронов в секунду. Нейросеть должна иметь до 32000 входов, два слоя по 64 нейрона. Число входов и количество нейронов в слоях необходимо настраивать во время работы. Разрядность входных данных - 6 бит, весовых коэффициентов - 16 бит. Т.е. время расчета всей сети 8,5 мс, за это время необходимо обработать 32000 входных отсчетов.

Аппаратная часть должна была быть реализована на плате XDSP-2MC производства ЗАО "Scan engineering telecom" в ПЛИС Xilinx Virtex E емкостью 1 миллион вентилей. Из-за большого числа входов весовые коэффициенты невозможно хранить во внутренней памяти, поэтому необходимо использовать внешний модуль SDRAM SODIMM памяти объемом до 512 МБ. Это позволяет иметь несколько наборов весов, выбирая в процессе обработки нужный, экономя время на загрузку новых коэффициентов.

Критическим местом в данной системе является интерфейс с внешней динамической памятью. Он обеспечивает обмен со скоростью до 66 миллионов 64-разрядных слов в секунду. Несмотря на это его производительности хватает только для обработки четырех нейронов одновременно, поэтому все 64 нейрона обрабатываются за 16 проходов.

Функция активации нейронов реализована на основе ОЗУ. Благодаря гибкой настройке и большим вычислительным возможностям данный вычислитель позволяет решать широкий круг задач.

При отладке платы использовался интегрированный логический анализатор Xilinx Chip Scop. Это позволило в короткий срок отладить обмен с внешними устройствами.

Обмен данными с нейросетевым вычислителем производится через шину Compact PCI. В ее адресное пространство отображается внутренняя память ПЛИС и внешняя SDRAM память. Благодаря конвейерной архитектуре параллельно с обработкой может производится загрузка новых данных, обеспечивая максимальное быстродействие.