Цифровой многоканальный приемник ЧМ-сигналов

 

Приемник осуществляет независимую обработку 12 радиоканалов со скоростью 1200 бит/с каждый. Данный проект был выполнен на основе алгоритма, разработанного заказчиком. Алгоритм был представлен в виде модели на языке Си. Прошивку было необходимо реализовать на ПЛИС Xilinx VirtexE 1600 на плате заказчика.

Приемник состоит из четырех основных блоков: входного фильтра для разделения каналов, демодуляторов каналов, устройств тактовой синхронизации и упаковщика данных в последовательный канал.

Оцифрованный квадратурный сигнал поступает в ПЛИС, где производится его обработка. В качестве фильтра для разделения каналов используется БПФ на 1024 точки. После выполнения преобразования, из спектра выбираются отсчеты, соответствующие частотам каналов передачи нулей и единиц, которые поступают в демодуляторы. Демодуляторы осуществляют точную подстройку частоты, выделение информационного сигнала и выработку энергетического признака наличия сигнала.

На каждый передаваемый символ берется восемь отсчетов (проходов БПФ) и по ним принимается решение о передаваемом символе по энергетическому признаку, затем производится выделение тактовой синхронизации. Выделенный таким образом 12-канальный поток данных упаковывается в кадры и передается через последовательный интерфейс для последующей обработки.

При проектировании прошивки необходимо было учитывать критерий минимизации, поскольку в алгоритме демодулятора только одного канала производиться 127 операции 16-разрядного умножения, 110 операций суммирования (в основном 24-разрядные), но в тоже время обеспечить непрерывный режим работы требуемого быстродействия (real-time).

Для этого сначала было разработано арифметическое ядро системы, основой которого был арифметический блок, состоящий из двух умножителей и сумматора построенный таким образом, что бы им можно было выполнять почти все арифметические операции в этом алгоритме, с 4 ступенями конвейеризации. Так же в арифметическое ядро входили аккумуляторы, сумматоры, инкременторы, элементы сравнения (<, >, =), таблицы синусов и косинусов и т. д.

Для того, что бы разместится в ограниченном объёме ПЛИС была применена мультипликация (многократное использование) основных элементов системы.

Одним демодулятором обрабатываются все каналы, одним математическим яром обрабатывается вся арифметика. Это приводит к появлению большого числа мультиплексоров, которыми переключаются входы различных элементов, поэтому необходимо правильно подобрать тактовые частоты системы.

Основная тактовая частота составляет 57,6 МГц, но некоторые медленные компоненты работают на пониженной частоте тактового сигнала 14,4 МГц.

Выходной интерфейс устройства представляет собой последовательную линию, в которую укладываются значения всех каналов. Поскольку эта линия работает синхронно с другим устройством, то для передачи информации в неё используется эластичная память, что бы устранить проскальзывания отдельных битов из-за нестабильности генераторов приёмника и передатчика.