Строго-самосинхронный процессор

Строго-самосинхронный процессор предназначен для повышения надежности и отказоустойчивости цировых схем и обеспечения сверхнизкого потребления энергии благодаря отсутствию цепей синхронизации. Особенностью cтрого-самосинхронного процессора является использование адаптированного стандартного маршрута проектирования узлов самосинхронной смехотехники с применением стандартных библиотек цифровых элементов

Расширенное описание:

СБИС строго-самосинхронного процессора. Индикация отказов

В строго-самосинхронных схемах (ССС) синхронизация осуществляется за счет непосредственного определения моментов окончания переходных процессов в отдельных блоках схемы и использования этих сигналов для синхронизации соседних блоков. Таким образом, скорость работы схемы определяется исключительно задержками распространения сигнала в схеме и является максимально возможной для текущих условий (температуры, напряжения питания), параметров полупроводниковой структуры и обрабатываемых данных (в синхронных схемах быстродействие схемы определяется задержкой работы самого медленного блока при наихудших условиях). При использовании одинаковой технологии производства, ССС будет работать быстрее, чем её синхронный аналог, т. к. отсутствует тактовое дерево, и скорость работы не лимитируется работой самого медленного блока.

Надежность строго-самосинхронных схем

Строго-самосинхронные схемы обеспечивают в устройствах для космической техники работоспособность с максимальным быстродействием в широком диапазоне температуры и при воздействии радиации.